Hands on in ASIC / FPGA level RTL Design Hands on in Clock Domain Crossing (CDC) checks, Linting, equivalence checks Experience in Digital module micro-architecture and design Experience in basic RTL simulation Good knowledge of Synthesis, STA and DFT aware design Good knowledge of ARM subsystem, AMBA bus Familiar with DSP subsystems and high speed interfaces . Öppen för alla Vi fokuserar på din kompetens, inte dina övriga förutsättningar. Vi är öppna för att anpassa rollen eller arbetsplatsen efter dina behov.